评分并提供意见反馈 :
华为采用机器翻译与人工审校相结合的方式将此文档翻译成不同语言，希望能帮助您更容易理解此文档的内容。 请注意：即使是最好的机器翻译，其准确度也不及专业翻译人员的水平。 华为对于翻译的准确性不承担任何责任，并建议您参考英文文档（已提供链接）。
RGMII接口
表4-2 PCB设计要求
项目 |
设计要求 |
说明 |
|---|---|---|
PCB走线阻抗 |
40~50ohm |
- |
源端匹配 |
22~33ohm |
RX发送端源端匹配，阻值可根据仿真和测试优化。 |
走线长度 |
<15inch |
- |
参考平面 |
地平面，无跨分割。 |
- |
时序约束1 |
对端芯片有Delay功能。 TXdata和TXclk等长设计，以时钟为参考，数据做±100mil等长。 RXdata和RXclk等长设计，以时钟为参考，数据做±100mil等长。 |
Atlas 200 AI加速模块无Delay功能。 |
时序约束2 |
对端芯片无Delay功能 TXdata和TXclk不等长设计，数据做200mil等长，时钟比数据长XXinch(根据芯片时序参数计算)。 RXdata和RXclk不等长设计，数据做200mil等长，时钟比数据长XXinch(根据芯片时序参数计算)。 |
Atlas 200 AI加速模块无Delay功能。 |
