Atlas 200 AI加速模块 硬件开发指南 08
PCIe接口
Atlas 200 AI加速模块最高支持PCIe Gen 3.0协议，向下兼容PCIe 2.0/1.0，主要特性如下：
- 支持RC或EP。
- 只支持单port，最大Link为X4。
- 支持TX DFE自适应，包括Preset和Coefficient。
- 支持参考时钟展频，或内部展频两种模式。
- 支持CC，SSNS和SRIS不同展频模式。
- 支持L0s/L1/L2不同低功耗模式，不支持L1ss。
- 支持Lane翻转（Lane翻转只支持0-3，1-2，2-1，3-0的对接翻转，不支持其他模式：如0-2和1-3翻转等）。
- 支持P/N极性翻转。
信号设计要求
管脚名称 |
功能描述 |
|---|---|
PCIE_RX0_P/N |
PCIe Lane 0 Receive P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_RX1_P/N |
PCIe Lane 1 Receive P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_RX2_P/N |
PCIe Lane 2 Receive P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_RX3_P/N |
PCIe Lane 3 Receive P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_TX0_P/N |
PCIe Lane 0 Transmit P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_TX1_P/N |
PCIe Lane 1 Transmit P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_TX2_P/N |
PCIe Lane 2 Transmit P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_TX3_P/N |
PCIe Lane 3 Transmit P/N，用户板需串隔直电容。PCIe 3.0推荐220nF，PCIe 2.0/1.0推荐100nF。 |
PCIE_CLK_IN_P/N |
RC/EP模式下PCIe PHY参考时钟100M输入，LVDS接口，用户根据时钟接口类型决定AC或DC耦合。 无外部Coupling需求，已实现内部AC Coupling，无外部阻抗匹配端接需求，在common clock架构下注意保证时钟同源。 |
PCIE_EP_RC_FLAG |
PCIe RC/EP模式选择，用户板做高低电平配置；上拉时需要使用上拉电阻上拉至VBUCK8_1V8电压。
|
PCIE_PERST_N |
管脚缺省配置为监测“host侧发出的PCIe接口的复位状态”；Atlas 200 AI加速模块软件在初始化PCIe EP设备时，需要判断该管脚的状态（EP模式）。 Atlas 200 AI加速模块上电后查询该信号的电平状态，如果电平为高，则进入PCIe PHY初始化； Atlas 200 AI加速模块上电后软件可配置该信号作为Ascend 310的热复位信号，信号下降沿可实现Ascend 310复位。Atlas 200 AI加速模块下电后配置失效。 Atlas 200 AI加速模块内部有100K上拉电阻，不使用时候可以悬空；使用场景要配合PCIe时序使用。 |
PCIE_CLKREQ_N |
PCIe时钟需求信号，结合用户时钟系统使用：
Atlas 200 AI加速模块内部无上拉电阻，需在用户板做外部上拉，上拉时需要使用上拉电阻上拉至VBUCK8_1V8电压。 |
PCIE_PEWAKE_N |
PCIe唤醒，低有效，在用户板系统进入睡眠后，用于唤醒用户板系统。 Atlas 200 AI加速模块内部无上拉电阻。用户板做外部上拉，上拉时需要使用上拉电阻上拉至VBUCK8_1V8电压。 复用功能：POWER_STATE，输出给host用于指示Atlas 200 AI加速模块的低功耗状态。
|
PCIe接口不使用时管脚处理方法：
- 差分参考时钟管脚接地。
- 发送差分管脚悬空。
- 接收差分管脚悬空，或者接地。
- 其他信号悬空。